一种FPGA间的高速串行通信方法

1.一种fpga间的高速串行通信方法，其特征是：它由tx_data模块101、tx_clock_gen模块102、tx_reset_ctrl模块103、tx_aurora_8b10b模块104、tx_sfp+模块105、rx_sfp+模块106、rx_aurora_8b10b模块107、rx_data模块108、rx_clock_gen模块109和rx_reset_ctr l模块110组成。所属系统分为发送端和接收端，tx_clock_gen模块102和rx_clock_gen模块109分别为发送端和接收端提供时钟信号。发送端中需要发送的数据在tx_data模块101中完成数据打包，打包好的数据发送到tx_aurora_8b10b模块104中，所发送的数据在tx_aurora_8b10b模块104中完成并串转换、数据封帧并转换为差分信号tx_p和tx_n。信号tx_p和tx_n经过tx_sfp+模块105从电信号转换为光信号，转换后的光信号经过rx_sfp+模块106从光信号转换为电信号，转换后的信号由rx_aurora_8b10b模块107接收完成串并转换数据解包，解包后的数据传输到rx_data模块108中进行数据处理，完成数据接收。

2.根据权利要求1所述的一种fpga间的高速串行通信方法中的tx_reset_ctrl模块103，其特征是：tx_reset_ctrl模块103上电后处于等待状态，等待状态完成后进入复位状态；在复位状态中复位整个模块，否则在复位状态等待完成整个模块复位；完成复位后进入链路监测状态，监测发送端链路正常时，保持监测状态不变，监测到发送端链路状态异常时，进入等待状态，重新进行复位。

3.根据权利要求1所述的一种fpga间的高速串行通信方法中的rx_reset_ctrl模块110，其特征是：rx_reset_ctrl模块110上电后处于等待状态，等待状态完成后进入复位状态；在复位状态中复位整个模块，否则在复位状态等待完成整个模块复位；完成复位后进入链路监测状态，监测接收端链路正常时，保持监测状态不变，监测到接收端链路状态异常时，进入等待状态，重新进行复位。